RISC: razlika između inačica
Izbrisani sadržaj Dodani sadržaj
m robot Mijenja: tr:İndirgenmiş komut takımı bilgisayarı |
m robot Dodaje: lv:RISC |
||
| Redak 41: | Redak 41: | ||
[[ko:RISC]] |
[[ko:RISC]] |
||
[[lt:RISC]] |
[[lt:RISC]] |
||
[[lv:RISC]] |
|||
[[nl:Reduced Instruction Set Computer]] |
[[nl:Reduced Instruction Set Computer]] |
||
[[nn:RISC]] |
[[nn:RISC]] |
||
Inačica od 7. lipnja 2008. u 00:50
RISC je kratica za Reduced Instruction Set Computer ili tip središnje jedinice (procesora) sa smanjenim skupom naredbi. Filozofija RISC-a svodi se na:
- stvaranje procesora s manjim opsegom naredbi
- povećanjem broja registara dostupnim CPU
- stavljanjem cache memorija na CPU
- korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredbi unutar jednog otkucaja unutarnjeg sata CPU-a
Povijest razvoja
Primjeri RISC središnjih jednica
::Napomena: Većina novih procesora je bazirani na RISC arhitekturi u samoj svojoj jezgi, no takvi procesori prevode CISC instrukcijski set u RISC kako bi se postigla veća brzina izvršavanja. Prvi takvi procesori datiraju iz doba Pentiuma 1.