RISC: razlika između inačica
Izbrisani sadržaj Dodani sadržaj
inter-wiki |
m robot Mijenja: no:Reduced instruction set computer |
||
| Redak 44: | Redak 44: | ||
[[nl:Reduced Instruction Set Computer]] |
[[nl:Reduced Instruction Set Computer]] |
||
[[nn:RISC]] |
[[nn:RISC]] |
||
[[no:Reduced instruction set computer]] |
|||
[[no:RISC]] |
|||
[[pl:RISC]] |
[[pl:RISC]] |
||
[[pt:RISC]] |
[[pt:RISC]] |
||
Inačica od 17. srpnja 2008. u 13:53
RISC je kratica za Reduced Instruction Set Computer ili tip središnje jedinice (procesora) sa smanjenim skupom naredbi. Filozofija RISC-a svodi se na:
- stvaranje procesora s manjim opsegom naredbi
- povećanjem broja registara dostupnim CPU
- stavljanjem cache memorija na CPU
- korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredbi unutar jednog otkucaja unutarnjeg sata CPU-a
Povijest razvoja
Primjeri RISC središnjih jednica
::Napomena: Većina novih procesora je bazirani na RISC arhitekturi u samoj svojoj jezgi, no takvi procesori prevode CISC instrukcijski set u RISC kako bi se postigla veća brzina izvršavanja. Prvi takvi procesori datiraju iz doba Pentiuma 1.