RISC: razlika između inačica
Izbrisani sadržaj Dodani sadržaj
m robot Dodaje: cs |
m robot Mijenja: he |
||
| Redak 28: | Redak 28: | ||
[[fi:RISC]] |
[[fi:RISC]] |
||
[[fr:Reduced instruction set computer]] |
[[fr:Reduced instruction set computer]] |
||
[[he:RISC |
[[he:RISC לעומת CISC]] |
||
[[hu:RISC]] |
[[hu:RISC]] |
||
[[ja:RISC]] |
[[ja:RISC]] |
||
Inačica od 5. travnja 2006. u 15:43
RISC je kratica za Reduced Instruction Set Computer ili tip središnje jedinice (procesora) sa smanjenim skupom naredbi. Filozofija RISC-a svodi se na:
- stvaranje procesora s manjim opsegom naredbi
- povećanjem broja registara dostupnim CPU
- stavljanjem cache memorija na CPU
- korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredbi unutar jednog otkucaja unutarnjeg sata CPU-a