RISC: razlika između inačica
Izbrisani sadržaj Dodani sadržaj
m →Povezani članci: :-/ |
|||
Redak 20: | Redak 20: | ||
== Povezani članci== |
== Povezani članci== |
||
[[CISC]] |
*[[CISC]] |
||
[[Kategorija:Arhitektura računala]] |
[[Kategorija:Arhitektura računala]] |
Inačica od 21. studenoga 2009. u 00:06
RISC je kratica za Reduced Instruction Set Computer ili tip središnje jedinice (procesora) sa smanjenim skupom naredbi. Filozofija RISC-a svodi se na:
- stvaranje procesora s manjim opsegom naredbi
- povećanjem broja registara dostupnim CPU
- stavljanjem cache memorija na CPU
- korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredbi unutar jednog otkucaja unutarnjeg sata CPU-a
Povijest razvoja
Primjeri RISC središnjih jednica
::Napomena: Većina novih procesora je bazirani na RISC arhitekturi u samoj svojoj jezgi, no takvi procesori prevode CISC instrukcijski set u RISC kako bi se postigla veća brzina izvršavanja. Prvi takvi procesori datiraju iz doba Pentiuma 1.