RISC: razlika između inačica

Izvor: Wikipedija
Izbrisani sadržaj Dodani sadržaj
Xqbot (razgovor | doprinosi)
Luckas-bot (razgovor | doprinosi)
Redak 32: Redak 32:
[[da:RISC]]
[[da:RISC]]
[[de:Reduced Instruction Set Computer]]
[[de:Reduced Instruction Set Computer]]
[[el:Reduced instruction set computer]]
[[en:Reduced instruction set computing]]
[[en:Reduced instruction set computing]]
[[es:RISC]]
[[es:RISC]]

Inačica od 14. rujna 2010. u 22:59

RISC je kratica za Reduced Instruction Set Computer ili tip središnje jedinice (procesora) sa smanjenim skupom naredbi. Filozofija RISC-a svodi se na:

  • stvaranje procesora s manjim opsegom naredbi
  • povećanjem broja registara dostupnim CPU
  • stavljanjem cache memorija na CPU
  • korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredbi unutar jednog otkucaja unutarnjeg sata CPU-a

Povijest razvoja

Primjeri RISC središnjih jednica


::Napomena: Većina novih procesora je bazirani na RISC arhitekturi u samoj svojoj jezgi, no takvi procesori prevode CISC instrukcijski set u RISC kako bi se postigla veća brzina izvršavanja. Prvi takvi procesori datiraju iz doba Pentiuma 1.

Povezani članci