RISC: razlika između inačica
Izbrisani sadržaj Dodani sadržaj
m robot Dodaje: el:Reduced instruction set computer |
m r2.6.4) (robot Mijenja: tr:RISC |
||
| Redak 59: | Redak 59: | ||
[[sv:RISC]] |
[[sv:RISC]] |
||
[[th:RISC]] |
[[th:RISC]] |
||
[[tr:RISC]] |
|||
[[tr:İndirgenmiş komut takımı bilgisayarı]] |
|||
[[uk:RISC]] |
[[uk:RISC]] |
||
[[vi:RISC]] |
[[vi:RISC]] |
||
Inačica od 13. siječnja 2011. u 09:55
RISC je kratica za Reduced Instruction Set Computer ili tip središnje jedinice (procesora) sa smanjenim skupom naredbi. Filozofija RISC-a svodi se na:
- stvaranje procesora s manjim opsegom naredbi
- povećanjem broja registara dostupnim CPU
- stavljanjem cache memorija na CPU
- korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredbi unutar jednog otkucaja unutarnjeg sata CPU-a
Povijest razvoja
Primjeri RISC središnjih jednica
::Napomena: Većina novih procesora je bazirani na RISC arhitekturi u samoj svojoj jezgi, no takvi procesori prevode CISC instrukcijski set u RISC kako bi se postigla veća brzina izvršavanja. Prvi takvi procesori datiraju iz doba Pentiuma 1.