RISC: razlika između inačica
Izbrisani sadržaj Dodani sadržaj
m r2.6.4) (robot Dodaje: he:RISC |
m r2.7.1) (robot Dodaje: et:RISC |
||
Redak 35: | Redak 35: | ||
[[en:Reduced instruction set computing]] |
[[en:Reduced instruction set computing]] |
||
[[es:RISC]] |
[[es:RISC]] |
||
[[et:RISC]] |
|||
[[fa:معماری ریسک]] |
[[fa:معماری ریسک]] |
||
[[fi:RISC]] |
[[fi:RISC]] |
Inačica od 10. studenoga 2011. u 20:51
RISC je kratica za Reduced Instruction Set Computer ili tip središnje jedinice (procesora) sa smanjenim skupom naredbi. Filozofija RISC-a svodi se na:
- stvaranje procesora s manjim opsegom naredbi
- povećanjem broja registara dostupnim CPU
- stavljanjem cache memorija na CPU
- korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredbi unutar jednog otkucaja unutarnjeg sata CPU-a
Povijest razvoja
Primjeri RISC središnjih jednica
::Napomena: Većina novih procesora je bazirani na RISC arhitekturi u samoj svojoj jezgi, no takvi procesori prevode CISC instrukcijski set u RISC kako bi se postigla veća brzina izvršavanja. Prvi takvi procesori datiraju iz doba Pentiuma 1.