RISC: razlika između inačica
Izbrisani sadržaj Dodani sadržaj
m r2.7.1) (robot Dodaje: et:RISC |
Nema sažetka uređivanja |
||
Redak 10: | Redak 10: | ||
== Primjeri RISC središnjih jednica == |
== Primjeri RISC središnjih jednica == |
||
* |
* ARM |
||
* [[R2000]] |
* [[R2000]] |
||
* [[PowerPC]] |
* [[PowerPC]] |
Inačica od 13. srpnja 2012. u 08:27
RISC je kratica za Reduced Instruction Set Computer ili tip središnje jedinice (procesora) sa smanjenim skupom naredbi. Filozofija RISC-a svodi se na:
- stvaranje procesora s manjim opsegom naredbi
- povećanjem broja registara dostupnim CPU
- stavljanjem cache memorija na CPU
- korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredbi unutar jednog otkucaja unutarnjeg sata CPU-a
Povijest razvoja
Primjeri RISC središnjih jednica
::Napomena: Većina novih procesora je bazirani na RISC arhitekturi u samoj svojoj jezgi, no takvi procesori prevode CISC instrukcijski set u RISC kako bi se postigla veća brzina izvršavanja. Prvi takvi procesori datiraju iz doba Pentiuma 1.