RISC: razlika između inačica

Izvor: Wikipedija
Izbrisani sadržaj Dodani sadržaj
Nema sažetka uređivanja
m Uklonjena promjena suradnika Snjegović na Havajima, vraćeno na zadnju inačicu suradnika Luckas-bot
Redak 10: Redak 10:
== Primjeri RISC središnjih jednica ==
== Primjeri RISC središnjih jednica ==


* ARM
* [[ARM]]
* [[R2000]]
* [[R2000]]
* [[PowerPC]]
* [[PowerPC]]

Inačica od 10. kolovoza 2012. u 14:32

RISC je kratica za Reduced Instruction Set Computer ili tip središnje jedinice (procesora) sa smanjenim skupom naredbi. Filozofija RISC-a svodi se na:

  • stvaranje procesora s manjim opsegom naredbi
  • povećanjem broja registara dostupnim CPU
  • stavljanjem cache memorija na CPU
  • korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredbi unutar jednog otkucaja unutarnjeg sata CPU-a

Povijest razvoja

Primjeri RISC središnjih jednica


::Napomena: Većina novih procesora je bazirani na RISC arhitekturi u samoj svojoj jezgi, no takvi procesori prevode CISC instrukcijski set u RISC kako bi se postigla veća brzina izvršavanja. Prvi takvi procesori datiraju iz doba Pentiuma 1.

Povezani članci