RISC: razlika između inačica
Izbrisani sadržaj Dodani sadržaj
m Ispravak poveznice |
Nema sažetka uređivanja |
||
Redak 1: | Redak 1: | ||
'''RISC''' je kratica za Reduced Instruction Set Computer ili tip središnje jedinice ([[procesor]]a) sa smanjenim skupom |
'''RISC''' je kratica za ''Reduced Instruction Set Computer'' ili tip središnje jedinice ([[procesor]]a) sa smanjenim skupom [[Naredba (programiranje)|naredaba]]. [[Filozofija]] RISC-a svodi se na: |
||
* stvaranje |
* stvaranje [[procesor]]a s manjim opsegom naredaba |
||
* povećanjem broja registara dostupnim [[CPU]] |
* povećanjem broja registara dostupnim [[CPU]] |
||
* stavljanjem [[cache]] memorija na CPU |
* stavljanjem [[cache]] memorija na CPU |
||
* korištenje tzv. ''pipelining''-a koji omogućuje izvršavanje više |
* korištenje tzv. ''[[pipelining]]''-a koji omogućuje izvršavanje više naredaba unutar jednog otkucaja unutarnjeg sata CPU-a |
||
== Povijest razvoja == |
== Povijest razvoja == |
||
Redak 16: | Redak 16: | ||
''::Napomena: Većina novih procesora je bazirani na |
''::Napomena: Većina novih procesora je bazirani na [[računalna arhitektura|arhitekturi]] RISC u samoj svojoj jezgri, no takvi procesori prevode instrukcijski set [[CISC]] u RISC da bi se postigla veća brzina izvršavanja. Prvi takvi procesori datiraju iz doba [[Pentium 1|Pentiuma 1]]. |
||
'' |
'' |
||
== Povezani članci== |
== Povezani članci== |
||
*[[CISC]] |
*[[CISC]] |
||
*[[RISC OS]] |
|||
*[[RISC OS Open]] |
|||
*[[Acorn Computers]] |
|||
*[[RiscPC]] |
|||
== Vanjske poveznice == |
|||
*[http://www.posluh.hr/mezmera/FOI/Gra%F0a%20ra%E8unalskih%20sustava/Vlado.doc Građa računalskih sustava] Pregled arhitektura CISC i RISC računala |
|||
[[Kategorija:Arhitektura računala]] |
[[Kategorija:Arhitektura računala]] |
Inačica od 12. kolovoza 2012. u 07:04
RISC je kratica za Reduced Instruction Set Computer ili tip središnje jedinice (procesora) sa smanjenim skupom naredaba. Filozofija RISC-a svodi se na:
- stvaranje procesora s manjim opsegom naredaba
- povećanjem broja registara dostupnim CPU
- stavljanjem cache memorija na CPU
- korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredaba unutar jednog otkucaja unutarnjeg sata CPU-a
Povijest razvoja
Primjeri RISC središnjih jednica
::Napomena: Većina novih procesora je bazirani na arhitekturi RISC u samoj svojoj jezgri, no takvi procesori prevode instrukcijski set CISC u RISC da bi se postigla veća brzina izvršavanja. Prvi takvi procesori datiraju iz doba Pentiuma 1.
Povezani članci
Vanjske poveznice
- Građa računalskih sustava Pregled arhitektura CISC i RISC računala