RISC: razlika između inačica
Izbrisani sadržaj Dodani sadržaj
m Bot: ispravka HTML koda i wiki sintakse |
m robot Dodaje: uk:RISC |
||
| Redak 51: | Redak 51: | ||
[[th:RISC]] |
[[th:RISC]] |
||
[[tr:Reduced instruction set computer]] |
[[tr:Reduced instruction set computer]] |
||
[[uk:RISC]] |
|||
[[vi:RISC]] |
[[vi:RISC]] |
||
[[zh:精简指令集]] |
[[zh:精简指令集]] |
||
Inačica od 24. travnja 2007. u 23:55
RISC je kratica za Reduced Instruction Set Computer ili tip središnje jedinice (procesora) sa smanjenim skupom naredbi. Filozofija RISC-a svodi se na:
- stvaranje procesora s manjim opsegom naredbi
- povećanjem broja registara dostupnim CPU
- stavljanjem cache memorija na CPU
- korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredbi unutar jednog otkucaja unutarnjeg sata CPU-a
Povijest razvoja
Primjeri RISC središnjih jednica
::Napomena: Većina novih procesora je bazirani na RISC arhitekturi u samoj svojoj jezgi, no takvi procesori prevode CISC instrukcijski set u RISC kako bi se postigla veća brzina izvršavanja. Prvi takvi procesori datiraju iz doba Pentiuma 1.