RISC: razlika između inačica
Izbrisani sadržaj Dodani sadržaj
m robot Dodaje: lv:RISC |
inter-wiki |
||
| Redak 50: | Redak 50: | ||
[[sk:Reduced instruction set computer]] |
[[sk:Reduced instruction set computer]] |
||
[[sl:RISC]] |
[[sl:RISC]] |
||
[[sr:RISC]] |
|||
[[sv:RISC]] |
[[sv:RISC]] |
||
[[th:RISC]] |
[[th:RISC]] |
||
Inačica od 16. srpnja 2008. u 15:26
RISC je kratica za Reduced Instruction Set Computer ili tip središnje jedinice (procesora) sa smanjenim skupom naredbi. Filozofija RISC-a svodi se na:
- stvaranje procesora s manjim opsegom naredbi
- povećanjem broja registara dostupnim CPU
- stavljanjem cache memorija na CPU
- korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredbi unutar jednog otkucaja unutarnjeg sata CPU-a
Povijest razvoja
Primjeri RISC središnjih jednica
::Napomena: Većina novih procesora je bazirani na RISC arhitekturi u samoj svojoj jezgi, no takvi procesori prevode CISC instrukcijski set u RISC kako bi se postigla veća brzina izvršavanja. Prvi takvi procesori datiraju iz doba Pentiuma 1.