RISC: razlika između inačica
Izbrisani sadržaj Dodani sadržaj
m →Povezani članci: :-/ |
m robot Mijenja: de:Reduced Instruction Set Computer |
||
| Redak 31: | Redak 31: | ||
[[cs:RISC]] |
[[cs:RISC]] |
||
[[da:RISC]] |
[[da:RISC]] |
||
[[de:Reduced Instruction Set |
[[de:Reduced Instruction Set Computer]] |
||
[[en:Reduced instruction set computer]] |
[[en:Reduced instruction set computer]] |
||
[[es:RISC]] |
[[es:RISC]] |
||
Inačica od 27. siječnja 2010. u 18:29
RISC je kratica za Reduced Instruction Set Computer ili tip središnje jedinice (procesora) sa smanjenim skupom naredbi. Filozofija RISC-a svodi se na:
- stvaranje procesora s manjim opsegom naredbi
- povećanjem broja registara dostupnim CPU
- stavljanjem cache memorija na CPU
- korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredbi unutar jednog otkucaja unutarnjeg sata CPU-a
Povijest razvoja
Primjeri RISC središnjih jednica
::Napomena: Većina novih procesora je bazirani na RISC arhitekturi u samoj svojoj jezgi, no takvi procesori prevode CISC instrukcijski set u RISC kako bi se postigla veća brzina izvršavanja. Prvi takvi procesori datiraju iz doba Pentiuma 1.