RISC: razlika između inačica
Izbrisani sadržaj Dodani sadržaj
m Bot: Mijenja category u Kategorija |
m robot Dodaje: it:Reduced instruction set computer |
||
Redak 36: | Redak 36: | ||
[[he:RISC לעומת CISC]] |
[[he:RISC לעומת CISC]] |
||
[[hu:RISC]] |
[[hu:RISC]] |
||
[[it:Reduced instruction set computer]] |
|||
[[ja:RISC]] |
[[ja:RISC]] |
||
[[ko:RISC]] |
[[ko:RISC]] |
Inačica od 26. listopada 2006. u 16:31
RISC je kratica za Reduced Instruction Set Computer ili tip središnje jedinice (procesora) sa smanjenim skupom naredbi. Filozofija RISC-a svodi se na:
- stvaranje procesora s manjim opsegom naredbi
- povećanjem broja registara dostupnim CPU
- stavljanjem cache memorija na CPU
- korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredbi unutar jednog otkucaja unutarnjeg sata CPU-a
Povijest razvoja
Primjeri RISC središnjih jednica
::Napomena: Većina novih procesora je bazirani na RISC arhitekturi u samoj svojoj jezgi, no takvi procesori prevode CISC instrukcijski set u RISC kako bi se postigla veća brzina izvršavanja. Prvi takvi procesori datiraju iz doba Pentiuma 1.