RISC: razlika između inačica
Izbrisani sadržaj Dodani sadržaj
Nema sažetka uređivanja |
m robot Adding: lt, ru, pt Modifying: fr |
||
| Redak 24: | Redak 24: | ||
[[en:RISC]] |
[[en:RISC]] |
||
[[es:RISC]] |
[[es:RISC]] |
||
[[fr:Reduced instruction set computer]] |
|||
| ⚫ | |||
[[ja:RISC]] |
[[ja:RISC]] |
||
| ⚫ | |||
[[nl:Reduced Instruction Set Computer]] |
[[nl:Reduced Instruction Set Computer]] |
||
[[pl:RISC]] |
[[pl:RISC]] |
||
[[pt:RISC]] |
|||
[[ru:RISC]] |
|||
[[sv:RISC]] |
[[sv:RISC]] |
||
[[zh:精简指令集]] |
|||
[[zh:精简指令集]] |
|||
Inačica od 31. srpnja 2005. u 15:11
RISC je kratica za Reduced Instruction Set Computer ili tip središnje jedinice (procesora) sa smanjenim skupom naredbi. Filozofija RISC-a svodi se na:
- stvaranje procesora s manjim opsegom naredbi
- povećanjem broja registara dostupnim CPU
- stavljanjem cache memorija na CPU
- korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredbi unutar jednog otkucaja unutarnjeg sata CPU-a