RISC: razlika između inačica
Izbrisani sadržaj Dodani sadržaj
m robot Adding: da |
m robot Adding: fi, he, hu, nn |
||
| Redak 25: | Redak 25: | ||
[[en:RISC]] |
[[en:RISC]] |
||
[[es:RISC]] |
[[es:RISC]] |
||
[[fi:RISC]] |
|||
[[fr:Reduced instruction set computer]] |
[[fr:Reduced instruction set computer]] |
||
[[he:RISC]] |
|||
[[hu:RISC]] |
|||
[[ja:RISC]] |
[[ja:RISC]] |
||
[[lt:RISC]] |
[[lt:RISC]] |
||
[[nl:Reduced Instruction Set Computer]] |
[[nl:Reduced Instruction Set Computer]] |
||
[[nn:RISC]] |
|||
[[pl:RISC]] |
[[pl:RISC]] |
||
[[pt:RISC]] |
[[pt:RISC]] |
||
Inačica od 2. listopada 2005. u 21:46
RISC je kratica za Reduced Instruction Set Computer ili tip središnje jedinice (procesora) sa smanjenim skupom naredbi. Filozofija RISC-a svodi se na:
- stvaranje procesora s manjim opsegom naredbi
- povećanjem broja registara dostupnim CPU
- stavljanjem cache memorija na CPU
- korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredbi unutar jednog otkucaja unutarnjeg sata CPU-a