RISC: razlika između inačica
Izbrisani sadržaj Dodani sadržaj
m robot Dodaje: no:RISC |
m robot Dodaje: ar:مجموعة تعليمات بنية الحاسب Uklanja: he:RISC לעומת CISC Mijenja: it:RISC |
||
| Redak 25: | Redak 25: | ||
<!-- interwiki --> |
<!-- interwiki --> |
||
[[ar:مجموعة تعليمات بنية الحاسب]] |
|||
[[bs:RISC]] |
[[bs:RISC]] |
||
[[ca:RISC]] |
[[ca:RISC]] |
||
| Redak 34: | Redak 35: | ||
[[fi:RISC]] |
[[fi:RISC]] |
||
[[fr:Reduced instruction set computer]] |
[[fr:Reduced instruction set computer]] |
||
[[he:RISC לעומת CISC]] |
|||
[[hu:RISC]] |
[[hu:RISC]] |
||
[[id:RISC]] |
[[id:RISC]] |
||
[[it:RISC]] |
|||
[[it:Reduced instruction set computer]] |
|||
[[ja:RISC]] |
[[ja:RISC]] |
||
[[ko:RISC]] |
[[ko:RISC]] |
||
Inačica od 13. ožujka 2008. u 00:24
RISC je kratica za Reduced Instruction Set Computer ili tip središnje jedinice (procesora) sa smanjenim skupom naredbi. Filozofija RISC-a svodi se na:
- stvaranje procesora s manjim opsegom naredbi
- povećanjem broja registara dostupnim CPU
- stavljanjem cache memorija na CPU
- korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredbi unutar jednog otkucaja unutarnjeg sata CPU-a
Povijest razvoja
Primjeri RISC središnjih jednica
::Napomena: Većina novih procesora je bazirani na RISC arhitekturi u samoj svojoj jezgi, no takvi procesori prevode CISC instrukcijski set u RISC kako bi se postigla veća brzina izvršavanja. Prvi takvi procesori datiraju iz doba Pentiuma 1.